Generate Collection

L1: Entry 23 of 29

File: JPAB

Oct 5, 1990

PUB-NO: JP402250137A

DOCUMENT-IDENTIFIER: JP 02250137 A

TITLE: MEMORY CONTROLLER

PUBN-DATE: October 5, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

SHIBATA, NAOHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO: JP01007634

APPL-DATE: January 18, 1989

INT-CL (IPC): G06F 13/28; G06F 12/08; G06F 13/16

ABSTRACT:

PURPOSE: To improve the processing efficiency of memory write and a system by executing an access to a main storage part and bringing data stored in a store buffer to burst transfer, when a burst transfer flag of the store buffer instructs the burst transfer.

CONSTITUTION: When a burst transfer request is received from an MPU 21, an MPU interface means 12 stores an address of burst transfer data in a store buffer address part 111 of a store buffer 11, and stores the burst transfer data in a store buffer data part 112. A memory interface means 13 executes an access to a main storage part 22, and writes a data group stored in an SBUFDT part 112 to the main storage part 22 by a burst transfer in accordance with the address of the store buffer 11. In such a way, memory write can be executed by making the most of a high speed property which the <u>burst</u> transfer has, and the processing performance of the system can be improved.

COPYRIGHT: (C)1990, JPO& Japio

⑩日本国特許庁(JP)

(1) 特許出願公開

平2-250137 ⑫公開特許公報 (A)

@Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)10月5日

13/28 12/08 G 06 F 13/16

E 3 1 0 5 1 0

8840-5B 7010-5B 8841-5B

審査請求 未請求 請求項の数 1 (全12頁)

ᡚ発明の名称

メモリ制御装置

願 平1-7634 @特

平1(1989)1月18日 顯 22出

B 柴 明 者 個発

宏 直

富士通株式会社 神奈川県川崎市中原区上小田中1015番地

内

富士通株式会社 願 人 の出

神奈川県川崎市中原区上小田中1015番地

外2名 秀雄 弁理士 滝野 关 理 分代

書

1.発明の名称

メモリ制御装置

2.特許請求の範囲

パースト転送機能を備えたマイクロプロセッサ (21) と主記憶部 (22) との間のデータ転送 を制御するメモリ制御装置(10)において、 (a) メモリストア時のデータのアドレスが保持さ

れるストアパッファアドレス部(111)、メ モリストア時のデータが格納されるストアパッ ファデータ部(112)、メモリライトがパー スト転送によるか否かを示すパースト転送フラ グ (BP) が格納されるパースト転送フラグ部 (113)を備えたストアバッファ(11)と、 マイクロプロセッサ (21) と応答し、バー スト転送によるライト要求を受けたときは、ス トアパッファデータ部(112)及びストアパ ッファアドレス部(111)にパースト転送を 行うデータ及びアドレスを格納するとともに、

パースト転送フラグ部(113)にパースト転 送フラグ (BF) を格納するMPUインタフェ - ス手段(12)と、

(c) バースト転送フラグ (BF) によりバースト 転送を認識したときは、主記憶部 (22)にア クセスしてストアパッファ (11)に格納され たデータをバースト転送するメモリインタフェ - ス手段(1.3)、

を備えたことを特徴とするメモリ制御装置。

3.発明の詳細な説明

(概 要)

パースト転送機能を有するマイクロプロセッサ (MPU) と主記憶部との間のデータ転送を制御 するメモリ制御装置に関し、

従来のバースト転送機能をもたないメモリ制御 装置の基本構成を変更することなく、バースト転 送によるメモリライトを可能にして、メモリライ ト及びシステムの処理効率の向上を目的とし、

パースト転送機能を備えたMPUと主記憶部と

の間のデータ転送を制御するメモリ制御装置にとといて、メモリストア時のアドレス及びデークスト 転送フラグが格納されるアドレス にだった、バースト転送フラグをストアバッフト 転送フラグをストアバッス に格 フラグ・スト 転送 アバッファ の がっ スト 転送 アバッファ の と 記し の が パースト 転送 ア パッファ に 格 フ クセスして スト 転送する 手段を 設けるように 構成する。

(産業上の利用分野)

本発明は、バースト転送機能を備えたマイクロ プロセッサと主記憶部との間のバースト転送を含 むデータ転送を制御するメモリ制御装置に関する。

(従来の技術)

近年のマイクロプロセッサの高性能化は著しく、 特に内部処理は、半導体技術の進歩による高速化、 高集積化により処理能力が飛躍的に向上するよう

3

しかし、ライト時は1度にデータを連続的に高速 転送する必要がないことからパースト転送を行う 構成をもっているものはなかった。

第4図は、このように、それ自体にパースト転送によるメモリライトが可能な性能があるマイクロプロセッサを用いた従来のメモリライト制御方式の構成をブロック図で示したものである。

第4図において、30はメモリ制御部であり、

になってきた。例えば、32ピットマイクロブロセッサにおいては、そのMIPS(Million-inst ructions per second)値に関しては汎用コンピュータに匹敵するまでになった。

また処理能力の飛躍的な向上に伴い、メモリア クセスも高速化されるようになってきた。このた め主記憶とプロセッサの間のアクセス速度にギャ ップを生じるようになり、これを埋めるために、 バッファが設けられるようになった。

例えば、メモリライトの場合は、転送されるアドレスとデータをバッファにラッチし、このラッチされたアドレス及びデータを取り出して主配健部への書込みを行うが、その際書込み完了を待たずに応答を返すいわゆる突き放しライトにより、ライト処理の高速化を図っている。

また、データ転送を高速に行う場合は、バースト転送が有効であるため、従来のマイクロプロセッサではメモリからのリード時にバースト転送を行ってメモリのリード処理を高速化(特に命令フェッチの高速化がねらい)しているものがあった。

マイクロプロセッサ(MPU)41からメモリバス43程由で主記憶部42に対して行われるメモリアクセスを制御する。ここで、MPU41はバースト転送機能を有しているが、メモリ制御装置30は、バースト転送によるメモリライト機能を有していない。なお、図中のメモリ制御装置30には、メモリライトに関係する構成部分だけが示されている。

メモリ制御装置 3 0 において、 3 1 はストアバ ッファであり、ストアバッファアドレス部(S B UFAD部) 3 1 1 及びストアバッファデータ部 (SBUFDT部) 3 1 2 を備えている。 S B U FAD部 3 1 1 には、メモリストア時のデータの アドレスが保持される。 S B U F D T 部 3 1 2 に は、メモリストア時のデータが保持される。

3 2 は M P U インタフェース部 (M P U I P 部) であり、 M P U 4 1 からのメモリアクセスを認識 し、メモリ制御装置 3 0 の各部に対して指示を与え、また M P U 4 1 に対して応答信号を返す。

3 3 はストアバッファ制御部 (SBUF制御部)

であり、ストアバッファ 3 l の制御を行うとともに、ストアバッファ 3 l の状態を各部に通知する。 3 l はメモリインタフェース部 (MEMIF部)であり、主記偵部 4 2 へのアクセス制御を行うた

であり、主記憶部42へのアクセス制御を行うため、メモリ制御装置30の各部に対して指示を与

35はマルチプレクサ (MPX) であり、SB UFAD部311及びSBUFDT部312から 取り出されたアドレス及びデータの選択を行う。

44はMPU21からSBUFAD部311に アドレスを転送するアドレスバス(ADバス)、 45はMPU41とSBUFDT部312間のデータを転送するデータバス(DTバス)である。 46はMPX35で選択されたアドレス及びデータを共通バス43に転送するマルチプレックスバス(SAD、バス)、47は共通バス43及び主記憶部42間のアドレス及びデータの転送を行うマルチプレックスバス(SAD、バス)である。

次に、第4図の処理ンステムのメモリライト制 御動作を、第5図の動作タイムチャートを参照し て説明する。 第 5 図は、 M P U 4 1 からバースト 転送によるライト要求があったときの動作を示す タイムチャートである。 なお、 転送されるデータ は 4 個のデータDT, ~DT。 であり、 そのアド レスは A D, ~ A D。 であるとする。 また、 第 5 図 回のクロックは、 システムの動作タイミングを 規制するシステムクロックである。

① MPU41は、ADバス44にアドレスAD 「を出力する(第5図的)。それとともに、MP U1F部32に送るリード信号(RD信号)をネ ゲートし、アドレスストローブ信号(*AS信号) とバースト転送要求信号(*BURST信号)を アサートする(第5図(c)、(f)、(s)、なお、「*」 は反転符号で、他の信号についても同様である)。 これにより、MPUIF部32にはパースト転送 によるメモリライトが指示される。

② 次いでMPU41は、DTバス45に最初のデータDT,を出力し、メモリ制御装置30からの応答信号(*ACK信号)のアサートを待つ(第5図(d))。

7

③ MPUIF部32は、MPU41からのRD 信号および*BURST信号によりメモリライト を認識すると、SBUF制御部33が発行するパッファフル信号(*BFFULL信号)によりストアバッファ31がフルでないことを確認して、MPU41に返す*ACK信号をアサートする(第5図e)。

SBUF制御部33は、ストアバッファ31を 参照し、フルでないときは*BFFULL信号を ネゲートし、フルのときはアサートする。

もし*BPFULL信号がアサートされたときは、MPUIF部22iは*BFFULL信号がネゲートされるまで、MPU21に返す*ACK信号をアサートしない。したがって、*ACK信号がアサートされるまでの間、MPU41はウエィト状態になる。

MPUIP部32は、MPU41にアサートされた*ACK信号を返すとともに、ラッチイン信号(LT-IN信号)をSBUP制御部33に送る。SBUP制御部33はこのLT-IN信号

8

を受けると、ADパス44及びDTパス45上のアドレスAD,及びデータDT,を、対応するSBUFAD部311及びSBUFDT部312にそれぞれラッチする(第5図的),(d),(h))。

⑤ メモリ制御装置30は、パースト転送による メモリライト制御機能を有していない。しかし、 MPU41からは*BURST信号がアサートされているので、MPUIF部32はこれを拒否するために、パースト転送拒否信号(*BURST-INH信号)を*ACK信号と同じタイミングでアサートする(第5図(h))。

® MPU41は、*ACK信号のアサートを認識すると、*BURST-INH信号をチェックする。*BURST-INH信号がアサートしていたならば、バースト転送を中止してシングル転送に切り替えるために、アサートされていた*BURST信号をネゲートにする(第5図(f))。

⑦ 次いで、MPU41は、ADバス44に次の アドレスAD:を出力し、DTバス45には次の データDT:を出力する。同様に、アドレス及び データAD, 及びDT, 更にAD. 及びDT. を 顕番に出力する (第5図(b), (d)).

® 一方、ストアバッファ31にアドレスAD,及びデータDT,がラッチされると、SBUF制御部33は、ストアパッファ31がビジーであることを示すバッファビジー信号(*BUFF-BUSY信号)をアサートしてMBMIF部34に送る(第5図(1))。この*BUFF-BUSY信号は、ストアパッファ31にアドレス及びデータがあるときにアサートされる。

M B M I F 部 3 4 は、B U F F - B U S Y 信号がアサートされると、S B U F 制御部 3 3 にラッチアウト信号(LT-O U T 信号)を送出する(第 5 図(の)。

ゆ このLT-OUT信号を受けると、SBUF 制御部33は、SBUFAD部311よりAD: を取り出し、SBUFDT部312よりDT:を 取り出してMPX35に送る。

の MEMIF部34は、MPX35より最初のフドレスAD,を選択してSAD,パス46上に

出力し、共通バス43及びSAD:バス47を経由して主記憶部42に送る。それとともに、メモリライト開始を指示するスタート信号(START信号)をアサートして主記憶部42に送る(第5図(0)、例)。

② 主記(単部 4 2 は、この S T A R T 信号を受けると、応答信号である S - A C K 信号を返してデータの受信準備をする (第 5 図 m)、(n))。

 M E M I F 部 3 4 は、この S - A C K 信号を 認識すると、M P X 3 5 に出力中のデータ D T 。 を選択して S A D 。 バス 4 6 に出力し、共通バス 4 3 及び S A D 。 バス 4 7 を経由して主記悼部 4 2 に送る (第 5 図 (n), (o))。

主記憶部42は、SAD。バス47より入力されたアドレスAD。の指示するアドレス領域にデータDT。をライトする。

® データDT,のライトが終了すると、MEMIF部34はLT-OUT信号をアサートし、SBUF制御部33にストアバッファ31より次のアドレスAD,及びデータDT,を取り出させて

1 1

主記憶部42に送り、アドレスADェの指示する アドレス領域にデータDTェをライトさせる。

以下同様にして、アドレス及びデータAD: , DT: 及びAD. , DT. をストアバッファ 3 1 より取り出し、そのアドレスAD。及びAD。の 指示するアドレス領域にデータDT。及びDT。 をそれぞれライトさせる(第5 図(()~(()))。この ように、MBMIF部34は、BUFF-BUS ソ信号がアサートされている間、主配憶部42に 対するライト制御を行い、これによりストアバッ ファ 3 1 の全データがシングル転送により主記憶 部42にライトされる。

(発明が解決しようとする課題)

従来のバースト転送制御機能をもたないメモリ 制御装置によるメモリライト制御方式においては、 MPUからのバースド転送によるライト要求があ っても、それに対して応答できないため、前述の ようにMPUからのバースト転送要求を拒否し、 パースト転送をシングル転送に切り替えて転送さ 1 2

せていた。

このため、シングル転送の転送能力はバースト 転送に比べて劣ることから、バースト転送能力を もったMPUの性能が充分に生かされず、メモリ ライト制御の高速化やシステムの性能向上が妨げ られるという問題があった。

本発明は、従来のメモリライト制御方式の基本 構成を変更することなく、バースト転送機能を有 するMPUを用いてパースト転送によるメモリラ イトを可能にし、システムの処理効率を向上させ るようにしたメモリ制御装置を提供することを目 的とする。

(課題を解決するための手段)

前述の課題を解決するために本発明の採用した 手段を、第1図を参照して説明する。第1図は、 本発明の基本構成をブロック図で示したものである。

第1図において、10はメモリ制御装置であり、 マイクロブロセッサ (MPU) 21から主記憶部 2 2 に対して行われるメモリアクセスを制御する。 メモリ制御装置 1 0 において、 1 1 はストアバ ッファであり、ストアバッファアドレス郎 (S B UFAD部) 1 1 1 . ストアバッファデータ部 (S B U F D T 部) 1 1 2 及びパースト転送フラグ 部 (B F 部) 1 1 3 を備えている。

SBUFAD部 1 1 1 には、メモリストア時のデータのアドレスが保持される。 SBUFD T部 1 1 2 には、メモリストア時のデータが保持される。 BF部 1 1 3 には、メモリライトがパースト 転送によるか否かを指示するパースト転送フラグ (BF) が保持される。

12はMPUインタフェース手段(MPUIF 手段)で、MPU21と応答し、MPU21から パースト転送によるライト要求を受けたときは、 SBUFDT部112及びSBUFAD部111 にパースト転送を行うデータ及びアドレスを格納 するとともに、BF部113にパースト転送フラ グBFを格納する。

13はメモリインタフェース手段(MEMIF

手段)であり、ストアバッファ 1 1 の B F 部 1 1 3 に格納されたパースト転送フラグ B F がパースト転送を指示しているときは、主記億部 2 2 にアクセスしてストアバッファ 1 1 のデータをパースト転送によりメモリライトする。

なお、第1図のメモリ制御装置10には、メモ リライトに関係する構成だけが示されている。

(作 用)

MPU21は、パースト転送によるメモリライトを行うときは、パースト転送要求をメモリ制御 装置10に発行する。

メモリ制御装置10のMPUIF手段12は、 MPU21からパースト転送要求を受けたときは、 ストアパッファ11のSBUFAD部111にパースト転送データのアドレス(AD)を格納し、 SBUFDT部112にパースト転送データ(DT。~DT。とする)を格納する。それとともに、 ストアパッファ11のBF部113にパースト転送フラグBFをセットする。

16

1 5

MBM1P手段13は、ストアバッファ11の BF部113に格納されているパースト転送フラ グBFがパースト転送を指示するときは、主記憶 部22にアクセスし、ストアバッファ11のSB UFAD部111のアドレスに従って、SBUF DT部112に格納されているデータ群(DT, ~D。)をパースト転送により主記憶部22にライトする。

以上のように、ストアバッファ 1 1 に B F 部 1 1 3 を設けて、ストアバッファ 1 1 に 格納された データがバースト転送されるものであることを指示するようにしたので、主記憶部 2 2 に 対する 5 イト制御を行うM E M I F 部 1 3 は、このバースト転送フラグ B F によりバースト転送による ライトであることが認識して、バースト転送によるメモリライトを行うことができる。

これにより、パースト転送のもつ高速性を生か してメモリライトを行うことが可能となり、シス テムの処理性能を向上させることができる。また、 パーストフラグに関連する構成を付加するだけで あるので、従来のメモリ制御装置の基本構成を変 更することなく、パースト転送によるメモリライ トを行うことができる。

(実施例)

本発明の実施例を、第2図及び第3図を参照して説明する。第2図は本発明の一実施例の構成の説明図、第3図は同実施例の動作タイミングチャートである。

(A) 実施例の構成

第2図において、メモリ制御装置10.ストア バッファ11.ストアバッファアドレス部(SB UFAD部)111.ストアバッファデータ部(SBUFDT部)112.パーストフラグ部(B F部)113.MPUインタフェース手段(MP U1F手段)12.メモリインタフェース手段(MEMIF手段)13.マイクロプロセッサ(M PU)21.主配値部22については、第1図で 説明したとおりである。 MPU1F手段12において、121はMPUインタフェース部(MPU1F部)であり、MPU21からのメモリアクセスを認識し、メモリ制御装置10の各部に対して指示を与え、またMPU21に対して応答信号を返す。バースト転送によるメモリライト時は、ストアバッファ11のBF部111にパースト転送フラグBFをセットする。

14はストアバッファ制御部(SBUF制御部)であり、MPUIF手段12及びMEMIF手段13の一部として機能する。MPUIF手段12の一部として、ストアバッファ11にバースト転送データ及びアドレスを格納する制御、BF部113にバースト転送フラグBFをセットする制御、ストアバッファ11の状態をMPUIF部121に通知する制御等を行う。

M B M I F 手段 1 3 において、 1 3 1 は M B M インタフェース部 (M B M I P 部) であり、主記 食部 2 2 へのアクセス制御を行うため、メモリ制 御装置 1 0 の各部に対して指示を与える。ストア パッファ11のBF部113にパーストフラグB Fがセットされたときは、パースト転送によるメ モリライト制御を行う。

SBUF制御部14は、MEMIF手段13の一部として提能するが、その場合は、ストアバッファ11に格納されているアドレス及びデータの取り出し及びストアバッファ11の状態をMEMIF部131に通知する制御等を行う。

15はマルチプレクサ (MPX) であり、SB UFAD部111及びSBUFDT部112から 取り出されたアドレス及びデータの選択を行う。

23は共通バスであり、メモリ制御装置 10と 主記憶部 22間のデータ及び各種制御信号を転送 する。

24はアドレスパス(ADパス)であり、MP ****
U21からSBUFAD部111にライトデータ。
のアドレスを転送する。25はデータパス(DT
パス)であり、MPU21とSBUFDT部11
2間のデータを転送する。26はマルチブレッグ
パス(SAD: パス)であり、MPX15で選択

20

19

されたアドレス及びデータを共通バス 2 3 に転送する。 2 7 もマルチプレックバス (SAD: バス)であり、共通バス 2 3 及び主記憶部 2 2間のアドレス及びデータの転送を行う。

以上の各構成から分るように、本発明の実施例の構成は、第4図に示した従来のメモリ制御装置30のストアバッファ31にBF部を設け、それに関連する制御を付加した構成になっており、その構成の変更は僅かである。

(B) 実施例の動作

第2図の実施例の動作を、第3図の動作タイム チャートを参照して説明する。第3図は、MPU 21からバースト転送によるライト要求があった ときのライト動作を示すタイムチャートである。 なお、バースト転送されるデータはDT, ~DT であり、その先頭アドレスはADであるとする。 また、第3図回のクロックは、システムの動作タ イミングを規制するシステムクロックである。

M P U 2 1 は、A D バス 2 4 にアドレス A D

を出力する(第3図(b))。それとともに、MPUIF部121に送るリード信号(RD信号)をネゲートし、アドレスストローブ信号(*AS信号)とバースト転送要求信号(*BURST信号)をアサートする(第3図(c)、(f)、(d))。これにより、MPUIF部121には、バースト転送によるメモリライトが指示される。

- ② 次いでMPU21は、DTバス25に最初の 転送データDT, を出力し、メモリ制御装置10 からの応答信号(*ACK信号)のアサートを待 つ(第3図値)。
- MPUIF部121は、MPU21からのR D信号及び*BURST信号によりメモリライト を認識すると、SBUP制御部14が発行するパッファフル信号(*BFFULL信号)によりストアパッファ11がフルでないことを確認して、MPU21に返す*ACK信号をアサートする(第3図(e),(ii))。SBUP制御部14は、ストアパッファ11を参照し、フルでないときは*BFULL信号をネゲートし、フルのときはアサー

トする.

もしBFFULL信号がアサートされたときは、MPU1F部121は*BFFULL信号がネゲートされるまで、MPU21に返す*ACK信号をアサートしない。したがって、*ACK信号がアサートされるまでの間、MPU21は待ち状態になる。

④ MPU1F部121は、MPU21にアサートされた*ACK信号を返すとともに、ラッチイン信号(LT-IN信号)をSBUF制御部14はこのLT-IN信号を受けると、ADバス24及びDTバス25上のアドレスAD及びデータDT:を、対応するSBUFAD部111及びSBUFDT部112にそれぞれラッチする(第3図的)、(0)、(0)。

⑤ SBUF制御部14は、ストアバッファ11
 を参照し、バースト転送されるデータを格納することが可能なときは、バースト転送許可信号(BURST-OK信号)をアサートする(第3図(I))。
 ⑥ MPUIF部121は、BURST-OK信

号がアサートされているか否かを判定し、 B U R S T - O K 信号がアサートされているならば、 B F 部 1 1 3 にバースト転送フラグ B F をセットするためのパースト転送フラグセット信号 (B - S E T 信号) アサートする (第 3 図(1))。

⑦ SBUF制御部124は、B-SET信号が アサートされているときは、LT-1N信号でア ドレスAD及びデータDT,をラッチするタイミ ングで、BF部113にパースト転送フラグBF をセットする(第3図的、個、個、目)。BFセット ット後、B-SET信号はMPUJF部121に よりネゲートされる。

また、*ACK信号をアサートすると同じタイミングで、パースト転送拒否信号 (*BURST-INH信号)をネゲートして、パースト転送拒否を解除する (第3図(e), (h))。

® MPU21は、*BURST-JNH信号が ネゲートされているときはバースト転送が許可されたものと見なし、アドレスをADに固定したままデータをDT:,DT:,DT:に連続して切

2 3

り替えて、DTバス25上に順番に出力する (第3図(b), (d))。

MPUIF部121は、LT-IN信号をデータの切替えタイミングに合せでSBUF制御部14に、このLT-IN信号によりDTパス25上に出力されたデータDT。DT。及びDT。をSBUFDT部112にFIFO形式でラッチする(第3図(4))。
 SBUF制御部14は、データDT。をラッチする(第3図(4))。
 SBUF制御部14は、データDT。をラッチしたタイミングでBURST-OK信号をネゲートにする。

の ストアパッファ 1 1 にアドレスAD及びデータDT。がラッチされると、SBUF制御部 1 4 は、ストアパッファ 1 1 がビジーであることを示すパッファビジー信号(BUFF-BUSY信号)をアサートしてMBMIF部 1 3 1 に送る(第 3 図叫)。このBUFF-BUSY信号は、ストアパッファ 1 1 内にアドレス及びデータがあるときにアサートされる。

2 4

信号がアサートされると、SBUF制御部14に ラッチアウト信号 (LT-OUT信号) を送出す る (第3図(1))。

② このして-OUT信号を受けると、SBUF 制御部14は、SBUFAD部111よりアドレスADを取り出し、SBUFDT部112より最初のデータDT,を取り出してMPX15に送る。その際、BF部113からパースト転送フラグBFをパースト転送出力信号(B-OUT信号)として出力し、MEM!F部131に送る(第3図(の))。

(9) MBMIF部131は、MPX15によりアドレスADを選択してSAD,バス26上に出力し、共通バス23及びSAD。バス27を経由して主記憶部22に送る。それとともに、メモリライト開始を指示するスタート信号(START信号)をアサートして主記憶部22に送る(第3図(o),(o))。

Ø M B M I F 部 1 3 1 は、B - O U T 信号がアサートしていたならば、主配億部 2 2 に対して S

A D , バス 2 6 及び S A D ; バス 2 7 にバースト 転送を行う旨の制御信号をアサートする。この制 御信号は、アドレス A D とともに主記憶部 2 2 に 送られる(第 3 図 四)。

® 主記憶部22は、アドレスAD及びパースト 転送を指示する制御信号を受けると、応答信号で あるS-ACK信号をMEMIF部131に返し て、受信準備をする(第3図(P))。

の MEM 1 P部 1 3 1 は、S - A C K 信号を認識するとM P X 1 5 に出力中のデータ D T 1 を選択しS A D 1 バス 2 6 に出力し、共通バス 2 3 及びS A D 2 バス 2 7 を経由して主記憶部 2 2 に送る (第 3 図 (例)・データ D T 1 の出力が終了すると、ラッチアウト信号(L T - O U T 信号)をS B U F 制御部 1 4 に送る。その際、L T - O U T 信号を切り替えてバースト転送を実行する。S B U F 財御部 1 4 は、L T - O U T 信号の切り替えられる毎にS B U F D T 部 1 1 2 より D T 2 の 以 D T 2 を F 1 F O 形式で順番に取り出し、主記憶部 2 2 にバースト転送する(第 3 図 (例).

(r)) .

® SBUFDT部112にあるパースト転送用 データ(DT・~DT・)がすべて転送されると、 ストアパッファ11はフルでなくなるので、SB UF制御部14は、BUFF~BUSY信号をネ ゲートする(第3図叫)。

の MEMIF部131は、BUFF-BUSY 信号がネゲートされると、LT-OUT信号をS BUF制御部14に送るのを停止し、パースト転送を終了する。

以上、パースト転送データがDT,~DT。の 4個の場合について説明したが、これ以外の個数 のデータのパースト転送も同様にして行うことが できる。

また、シングル転送の場合は、パースト転送フラグBFがBF部113にセットされないので、第5図で説明した同様にしてシングル転送が行われる。

2 7

(発明の効果)

以上説明したように、本発明によれば次の諸効 果が得られる。


28


4.図面の簡単な説明


第1図は、本発明の基本構成の説明図、 第2図は、本発明の一実施例の構成の説明図、 第3図は、同実施例の動作タイミングチャート、 第4図は、従来のメモリライト制御方式の説明図、 第5図は、従来のメモリライト制御方式の動作タ ィミングチャートである。

第1図及び第2図において、


1 0 …メモリ制御装置、 1 1 …ストアバッファ、 1 1 1 … ストアバッファアドレス部 (SBUFA D部)、 1 1 2 … ストアバッファデータ部 (SBUDT部)、 1 1 3 … バースト転送フラグ部 (BF部)、 1 2 1 … MPUインタフェース手段 (MPUIF部)、 1 3 1 …メモリインタフェース 手段 (MEMIF手段)、 1 3 1 …メモリインタフェース (MEMIF部)、 1 4 … ストアバッファ制御 (SBUF制御部)、 2 1 …マイクロブロセッサ (MPU)、 2 2 …主記値部・







第 3 図



従来のメモリライト制御方式 第4図

